IN THE U.S. PATENT AND TRADEMARK OFFICE

Applicant: MATOBA, Kazuaki et al. Conf.:

Appl. No.: NEW Group:

Filed: July 21, 2003 Examiner:

For: SCALING METHOD AND APPARATUS USING

APPROXIMATE SIMPLIFIED SCALING

FACTORS

LETTER

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

July 21, 2003

Sir:

Under the provisions of 35 U.S.C. § 119 and 37 C.F.R. § 1.55(a), the applicant(s) hereby claim(s) the right of priority based on the following application(s):

Country Application No. Filed

JAPAN 2002-376720 December 26, 2002

A certified copy of the above-noted application(s) is(are) attached hereto.

If necessary, the Commissioner is hereby authorized in this, concurrent, and future replies, to charge payment or credit any overpayment to Deposit Account No. 02-2448 for any additional fee required under 37 C.F.R. §§ 1.16 or 1.17; particularly, extension of time fees.

Respectfully submitted,

BIRCH, STEWART, KOLASÇH & BIRCH, LLP

P.O. Box 747

Falls Church, VA 22040-0747

(703) 205-8000

Attachment(s)

1190-0573P

MKM/sll

日本国特許庁 JAPAN PATENT OFFICE

MATOBA et al July 21, 2003 BOKB, U.P (203)205 BOXX 1190:0573P

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年12月26日

出願番号 Application Number:

特願2002-376720

[ST.10/C]:

[JP2002-376720]

出 願 人 Applicant(s):

三菱電機株式会社

2003年 3月14日

特許庁長官 Commissioner, Japan Patent Office



特2002-376720

【書類名】

特許願

【整理番号】

543025JP01

【提出日】

平成14年12月26日

【あて先】

特許庁長官殿

【国際特許分類】

G06T 3/40

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

的場 一彰

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

玉野 幸平

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100083840

【弁理士】

【氏名又は名称】 前田 実

【選任した代理人】

【識別番号】 100116964

【弁理士】

【氏名又は名称】 山形 洋一

【手数料の表示】

【予納台帳番号】 007205

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0103117

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 画素数変換方法及び画素数変換装置

【特許請求の範囲】

【請求項1】 入力される原画像信号における水平方向及び垂直方向の画素数を出力先の水平方向及び垂直方向の画素数に適応させるために変換する装置の画素数変換方法であって、

入力される原画像信号を画像信号メモリ部に格納するステップと、

入力画素の解像度と出力画素の解像度との比率を示す原変換率と、変換処理中に使用する上側及び下側近似簡略化変換率を原変換率から生成する際の制限値を 入力させるステップと、

原変換率に近似し且つ原変換率よりも大きい数値である上位側の変換率であって分母及び分子共に小さい整数値により簡略化されて表現される上側近似簡略化変換率と、原変換率に近似し且つ原変換率よりも小さい数値である下位側の変換率であって分母及び分子共に小さい整数値により簡略化されて表現される下側近似簡略化変換率を演算し、さらに、上側近似簡略化変換率と下側近似簡略化変換率を利用して、水平方向の各1行毎及び垂直方向の各1列毎に前記両近似簡略化変換率の部分が繰り返される数である各繰り返し数を演算するステップと、

前記上側近似簡略化変換率及び下側近似簡略化変換率に基づき、前記上側近似 簡略化変換率及び下側近似簡略化変換率に対応する上側及び下側の補間係数を生 成して補間係数メモリ部に格納するステップと、

前記両近似簡略化変換率に基づいて画像信号メモリ部から読み出す参照画素の アドレス情報と、下側近似簡略化変換率による画素数変換を行うか上側近似簡略 化変換率による画素数変換を行うかを選択する選択信号、参照画素と変換画素の 位相差を生成するステップと、

前記画像信号メモリ部に格納された原画像信号から参照画素のアドレス情報に 基づいて前記原画像信号を読み出すステップと、

前記原画像信号に対して、前記選択信号で選択された補間係数に基づく補間演算を実施して出力するステップ

を有することを特徴とする画素数変換方法。

【請求項2】 前記上側近似簡略化変換率及び下側近似簡略化変換率を演算するステップでは、簡略化された整数値に対して制限値を設ける

ことを特徴とする請求項1に記載の画素数変換方法。

【請求項3】 前記補間演算を実施して出力するステップでは、前記上側近似簡略化変換率を使用した少なくとも1部分以上の変換と、前記下側近似簡略化変換率を使用した少なくとも1部分以上の変換とを組み合わせて前記原画像信号を変換する

ことを特徴とする請求項1または2に記載の画素数変換方法。

【請求項4】 前記下側近似簡略化変換率を演算するステップでは、原変換率が真分数である場合には、原変換率を単位分数に分解し、加算結果の分母が前記制限値以下の範囲となるように分母の小さい単位分数から順に加算する

ことを特徴とする請求項2または3に記載の画素数変換方法。

【請求項5】 前記下側近似簡略化変換率を演算するステップでは、原変換率が仮分数である場合には、原変換率を帯分数に変換し、該帯分数の分数部については単位分数に分解し、前記帯分数の整数部に、加算結果の帯分数分子が前記制限値以下の範囲となるように分母の小さい単位分数から順に加算する

ことを特徴とする請求項2または3に記載の画素数変換方法。

【請求項6】 前記下側近似簡略化変換率の繰り返し数を演算するステップでは、前記原変換率、前記下側近似簡略化変換率及び前記制限値から演算することを特徴とする請求項4または5に記載の画素数変換方法。

【請求項7】 前記上側近似簡略化変換率及びその繰り返し数を演算するステップでは、原変換率、前記下側近似簡略化変換率及びその繰り返し数から演算する

ことを特徴とする請求項6に記載の画素数変換方法。

【請求項8】 前記画像信号メモリ部から読み出す参照画素のアドレス情報を生成するステップでは、前記上側近似簡略化変換率の繰り返し数の累積加算結果と、下側近似簡略化変換率の繰り返し数の累積加算結果とを大小比較することにより、次に続く画素のアドレス情報を生成する

ことを特徴とする請求項1~7の何れかに記載の画素数変換方法。

【請求項9】 前記上側及び下側の補間係数を生成して補間係数メモリ部に 格納するステップ、前記参照画素のアドレス情報と選択信号と位相差を生成する ステップ、前記補間演算を実施して出力するステップに代えて、

前記両近似簡略化変換率に基づいて画像信号メモリ部から読み出す参照画素の アドレス情報と、下側近似簡略化変換率による画素数変換を行うか上側近似簡略 化変換率による画素数変換を行うかを選択する選択信号、参照画素と変換画素の 位相差を生成し、前記上側近似簡略化変換率及び下側近似簡略化変換率、下側近 似簡略化変換率を出力するステップと、

前記上側近似簡略化変換率及び下側近似簡略化変換率、前記選択信号、前記位 相差に基づき、前記上側及び下側の補間係数を生成するステップと、

前記原画像信号に対して、前記生成された補間係数に基づく補間演算を実施して出力するステップ

を有することを特徴とする請求項1~8の何れかに記載の画素数変換方法。

【請求項10】 入力される原画像信号における水平方向及び垂直方向の画素数を出力先の水平方向及び垂直方向の画素数に適応させるために変換する装置であって、

入力される原画像信号を格納する画像信号メモリ部と、

入力される水平方向及び垂直方向の画素数と出力先の水平方向及び垂直方向の画素数との比率を示す原変換率を、原変換率に近似し且つ原変換率よりも大きい数値である上位側の変換率であって分母及び分子共に小さい整数値により簡略化されて表現される上側近似簡略化変換率と、原変換率に近似し且つ原変換率よりも小さい数値である下位側の変換率であって分母及び分子共に小さい整数値により簡略化されて表現される下側近似簡略化変換率と、水平方向の各1行毎及び垂直方向の各1列毎に前記両近似簡略化変換率の部分が繰り返される数である各繰り返し数を生成する近似簡略化変換率生成手段と、

前記上側近似簡略化変換率及び下側近似簡略化変換率に基づき、前記上側近似 簡略化変換率及び下側近似簡略化変換率に対応する上側及び下側の補間係数を生 成する補間係数生成手段と、

前記上側及び下側の補間係数を格納する補間係数メモリ部と、

前記画像信号メモリ部の原画像信号における水平方向の各1行毎及び垂直方向 の各1列毎に前記両近似簡略化変換率に基づいて前記画像信号メモリ部から読み 出す参照画素のアドレス情報と、下側近似簡略化変換率による画素数変換を行う か上側近似簡略化変換率による画素数変換を行うかを選択する選択信号、参照画 素と変換画素の位相差を生成するアドレス情報生成部と、

前記画像信号メモリ部へ原画像信号を書き込むと共に、前記アドレス情報生成部から受信した前記画像信号メモリ部から読み出す参照画素のアドレス情報に基づいて前記画像信号メモリ部から原画像信号を読み出すメモリ制御部と、

前記画像信号メモリ部から読み出された原画像信号に対して、前記補間係数メモリ部から選択された補間係数に基づく補間演算を実施する補間演算部 を備えることを特徴とする画素数変換装置。

【請求項11】 前記近似簡略化変換率生成手段は、前記上側近似簡略化変換率及び下側近似簡略化変換率における簡略化された整数値に対して、制限値を設ける

ことを特徴とする請求項10に記載の画素数変換装置。

【請求項12】 前記補間演算部は、水平方向の各1行毎及び垂直方向の各1列毎の原画像信号を、前記上側近似簡略化変換率を使用した前記各1行及び前記各1列の少なくとも1部分以上の変換と、前記下側近似簡略化変換率を使用した前記各1行及び前記各1列の少なくとも1部分以上の変換とを組み合わせて変換する

ことを特徴とする請求項10または11に記載の画素数変換装置。

【請求項13】 前記近似簡略化変換率生成手段は、原変換率が真分数である場合、原変換率から下側近似簡略化変換率を生成する際には、原変換率を単位分数に分解し、加算結果の分母が前記制限値以下の範囲となるように分母の小さい単位分数から順に加算することにより生成する

ことを特徴とする請求項11または12に記載の画素数変換装置。

【請求項14】 前記近似簡略化変換率生成手段は、原変換率が仮分数である場合、原変換率から下側近似簡略化変換率を生成する際には、原変換率を帯分数に変換し、該帯分数の分数部については単位分数に分解し、前記帯分数の整数

部に、加算結果の帯分数分子が前記制限値以下の範囲となるように分母の小さい 単位分数から順に加算することにより生成する

ことを特徴とする請求項11または12に記載の画素数変換装置。

【請求項15】 前記近似簡略化変換率生成手段は、前記下側近似簡略化変 換率の繰り返し数を生成する際には、前記原変換率、前記下側近似簡略化変換率 及び前記制限値から演算することにより生成する

ことを特徴とする請求項13または14に記載の画素数変換装置。

【請求項16】 前記近似簡略化変換率生成手段は、原変換率から上側近似 簡略化変換率及びその繰り返し数を生成する際には、原変換率、前記下側近似簡 略化変換率及びその繰り返し数から演算することにより生成する

ことを特徴とする請求項15に記載の画素数変換装置。

【請求項17】 前記アドレス情報生成部は、前記各1行及び前記各1列に おける前記上側近似簡略化変換率の繰り返し数の累積加算結果と、下側近似簡略 化変換率の繰り返し数の累積加算結果とを大小比較することにより、次に続く画 素のアドレス情報を生成する

ことを特徴とする請求項10~16の何れかに記載の画素数変換装置。

【請求項18】 前記補間係数生成手段と、前記補間係数メモリ部と、前記 アドレス情報生成部と、前記補間演算部に代えて、

前記画像信号メモリ部の原画像信号における水平方向の各1行毎及び垂直方向 の各1列毎に前記両近似簡略化変換率に基づいて前記画像信号メモリ部から読み 出す参照画素のアドレス情報と、下側近似簡略化変換率による画素数変換を行う か上側近似簡略化変換率による画素数変換を行うかを選択する選択信号、参照画 素と変換画素の位相差を生成し、前記上側近似簡略化変換率及び下側近似簡略化 変換率、下側近似簡略化変換率を出力するアドレス情報生成部と、

前記上側近似簡略化変換率及び下側近似簡略化変換率、前記選択信号、前記位相差に基づき、前記上側近似簡略化変換率及び下側近似簡略化変換率に対応する 上側及び下側の補間係数を生成する補間係数生成手段と、

前記画像信号メモリ部から読み出された原画像信号に対して、前記補間係数メモリ部で生成された補間係数に基づく補間演算を実施する補間演算部

を備えることを特徴とする請求項10~17の何れかに記載の画素数変換装置

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、例えば、縦横の画素(ドット)数が規定されている任意の画像表示フォーマットで入力される原画像信号を、異なる縦横の画素数の画像表示フォーマットに設定されている表示装置に表示させる場合等に、原画像信号の縦横の画素数を変換して表示装置に適合させた信号にして出力する画素数変換方法及び装置に関し、特に、所定の画像表示フォーマットに基づいて設計される液晶パネル、プラズマ・ディスプレイ・パネル(PDP)、あるいはデジタル・マイクロミラー・デバイス(DMD)等のドットマトリクス型表示デバイス等に画像を表示させる際の画素数変換方法及び装置に関する。

[0002]

【従来の技術】

従来の画素数変換装置は、例えば、画像信号メモリ、補間係数メモリ、画素数変換制御部、メモリアドレスの生成部、及び、補間演算部等を備え、画像信号メモリから読み出した原画像信号を、所定の補間係数に従って補間演算し、出力先のメモリアドレスに出力することで、上記した拡大処理あるいは縮小処理を実施しており、入力する原画像信号の画像表示フォーマットを表示装置のフォーマットに合わせて変換する場合には、例えば、入力画像信号を拡大(伸張)させる際には、原画像信号の画素列における所定数画素間にダミーの画素を追加することで足りない画素を補間して変換している。また、逆に入力画像信号を縮小(圧縮)させる際には、元の信号の画素からサンプリング処理等で間引きすることにより変換している。

[0003]

また、補間係数は、入力される原画像信号の解像度を分母とし、出力される変換後の画像信号の解像度を分子とする分数で示される比率である。上記した拡大する場合の所定数画素間にダミー画素を追加する場合には、例えば、入力解像度

を分母として入力解像度と出力解像度の差分を分子とした比率でダミー画素を挿入する。なお、以下の本明細書中では、説明の便宜上から、入力画像信号を拡大する場合のみでなく縮小する場合にも、補間係数及び補間演算という用語を用いる。

[0004]

従来は、例えば、入力画像信号に対する圧縮・伸張処理あるいはサンプリング処理の周波数変換等には高速動作が必要になることから高いクロック周波数が求められがちであった。そのため、入力画像信号と出力画像信号のサンプリング周波数のみを用いて、圧縮・伸張処理及びサンプリング周波数の変換処理を実施する画像信号処理装置が知られている。その中では、例えば、画素数の変換率に応じて補間係数の生成及び原画像から参照画素の読み出し制御が実施され、参照画素と補間係数を積和演算することにより画素数変換処理が実施される(例えば、特許文献 1 参照)。

[0005]

また、従来は、画素数変換を正確に実施するためには、メモリ制御部が、出力 側解像度の画面の縦横方向画面サイズ比率に正確に一致するように入力側解像度 を変更する指示を出力する必要があったが、メモリ制御部の機能は単純なことに 限定されていた。そのため、予め記憶された複数通りの何れかである第一の比率 と第二の比率の組み合わせを用い、第一の比率で画素数の変換を行った後に、第 二の比率で画素数の変換を再度行うようにして、トータルの比率で出力側の画面 サイズ比率に一致させる画像補間処理装置が知られている(例えば、特許文献 2 参照)。

[0006]

【特許文献1】

特開平9-181970号公報(第5-7頁、第1図)

【特許文献2】

特開2001-229372号公報(第7-8頁、第1図)

[0007]

【発明が解決しようとする課題】

しかしながら、上記した特許文献2のような従来の画素数変換装置では、任意の画素数変換率に対応させるためには、画素数変換率をP/QとすればP通りの補間係数の組合せを必要としていた。例えば、画素数変換率を128/225(縮小)とした場合には、128通りの補間係数の組合せを必要とし、画素数変換率を463/175(拡大)とした場合には、463通りの補間係数の組合せを必要としていた。従って、任意の正確な変換率を得るためには無限の補間係数の組合せが必要になるが、補間係数のメモリ容量は有限であることから現実的ではないという問題があった。また、上記のように画素数変換率P/Qの分子Pあるいは分母Qの値が大きくなる場合、補間係数メモリや制御系の回路規模が大きくなるという問題があった。

[0008]

また、上記のように所定の比率で画素数の変換を複数回行う場合、メモリ制御部は単純化できても処理途中の画像信号を格納する画像信号メモリが新たに必要になりメモリ自体の回路規模が増大する。さらに、その中間処理用の画像信号メモリと演算手段との間で頻繁に画素データの転送が必要になり、演算手段でも画素数の変換を制御するために複雑な処理が必要になることから、制御回路の規模も増大するという問題があった。

[0009]

本発明は、上述のような課題を解決するためになされたもので、第1の目的は、画素数変換率P/Qの分子Pあるいは分母Qの値が大きな値をとり得る場合でも、任意の画素数変換率を小さな補間係数メモリで実現し、回路規模の増大を抑制することができる画素数変換装置を得ることである。

[0010]

第2の目的は、画素数の変換を複数の比率を利用して実施する場合でも、処理 中の画素データの転送量を抑制することができる画素数変換装置を得ることであ る。

[0011]

【課題を解決するための手段】

上述した目的を達成するため、本発明の画素数変換方法は、入力される原画像

信号における水平方向及び垂直方向の画素数を出力先の水平方向及び垂直方向の 画素数に適応させるために変換する装置の画素数変換方法であって、

入力される原画像信号を画像信号メモリ部に格納するステップと、

入力画素の解像度と出力画素の解像度との比率を示す原変換率と、変換処理中に使用する上側及び下側近似簡略化変換率を原変換率から生成する際の制限値を 入力させるステップと、

原変換率に近似し且つ原変換率よりも大きい数値である上位側の変換率であって分母及び分子共に小さい整数値により簡略化されて表現される上側近似簡略化変換率と、原変換率に近似し且つ原変換率よりも小さい数値である下位側の変換率であって分母及び分子共に小さい整数値により簡略化されて表現される下側近似簡略化変換率を演算するステップと、

上側近似簡略化変換率と下側近似簡略化変換率を利用して、水平方向の各1行 毎及び垂直方向の各1列毎に前記両近似簡略化変換率の部分が繰り返される数で ある各繰り返し数を演算するステップと、

上側近似簡略化変換率及び下側近似簡略化変換率に基づき、上側近似簡略化変 換率及び下側近似簡略化変換率に対応する上側及び下側の補間係数を生成して補 間係数メモリ部に格納するステップと、

両近似簡略化変換率に基づいて画像信号メモリ部から読み出す参照画素のアドレス情報と、下側近似簡略化変換率による画素数変換を行うか上側近似簡略化変換率による画素数変換を行うかを選択する選択信号、参照画素と変換画素の位相差を生成するステップと、

画像信号メモリ部に格納された原画像信号から参照画素のアドレス情報に基づいて原画像信号を読み出すステップと、

原画像信号に対して、選択信号で選択された補間係数に基づく補間演算を実施 して出力するステップを有する。

[0012]

また、本発明の画素数変換装置は、入力される原画像信号における水平方向及び垂直方向の画素数を出力先の水平方向及び垂直方向の画素数に適応させるために変換する装置であって、

入力される原画像信号を格納する画像信号メモリ部と、

入力される水平方向及び垂直方向の画素数と出力先の水平方向及び垂直方向の 画素数との比率を示す原変換率を、原変換率に近似し且つ原変換率よりも大きい 数値である上位側の変換率であって分母及び分子共に小さい整数値により簡略化 されて表現される上側近似簡略化変換率と、原変換率に近似し且つ原変換率より も小さい数値である下位側の変換率であって分母及び分子共に小さい整数値によ り簡略化されて表現される下側近似簡略化変換率と、水平方向の各1行毎及び垂 直方向の各1列毎に両近似簡略化変換率の部分が繰り返される数である各繰り返 し数を生成する近似簡略化変換率生成手段と、

上側近似簡略化変換率及び下側近似簡略化変換率に基づき、上側近似簡略化変 換率及び下側近似簡略化変換率に対応する上側及び下側の補間係数を生成する補 間係数生成手段と、

上側及び下側の補間係数を格納する補間係数メモリ部と、

画像信号メモリ部の原画像信号における水平方向の各1行毎及び垂直方向の各1列毎に両近似簡略化変換率に基づいて画像信号メモリ部から読み出す参照画素のアドレス情報を生成すると共に、下側近似簡略化変換率による画素数変換を行うか上側近似簡略化変換率による画素数変換を行うかを選択する選択信号、参照画素と変換画素の位相差を生成するアドレス情報生成部と、

画像信号メモリ部へ原画像信号を書き込むと共に、アドレス情報生成部から受信した画像信号メモリ部から読み出す参照画素のアドレス情報に基づいて画像信号メモリ部から原画像信号を読み出すメモリ制御部と、

画像信号メモリ部から読み出された原画像信号に対して、補間係数メモリ部から選択された補間係数に基づく補間演算を実施する補間演算部を備える。

[0013]

【発明の実施の形態】

以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。

[0014]

実施の形態1.

図1は、本発明の実施の形態1である画素数変換装置の構成を示すブロック図

1 0

であり、図2は、図1の入出力信号及び補間演算部を更に詳しく示したブロック 図である。

[0015]

画像信号メモリ部1では、原画像信号の画素データdinが入力されて一時的 に格納されると共に、アドレスd(x,y)等が指定されて読み出された画素データを補間演算部2に出力する。

[0016]

補間演算部2では、画像信号メモリ部1から読み出されたアドレスd(x,y)等の原画像信号の画素データに、まず、垂直方向の補間演算を行う垂直方向補間演算部2a及び2bに入力されて補間係数メモリ部7から読み出された補間係数Hy、Gyに基づく補間演算を実施し、その演算結果に対してさらに、水平方向の補間演算を行う水平方向補間演算部2cに出力されて補間係数メモリ部から選択された補間係数Hx、Gxに基づく補間演算を実施し、変換された画像信号doutを後段の表示装置等(不図示)に出力する。また、補間演算部2は、水平方向の各1行毎及び垂直方向の各1列毎の原画像信号D(x)、D(x+1)等を、後述する上側近似簡略化変換率を使用した各1行及び各1列の少なくとも1部分以上の変換と、後述する下側近似簡略化変換率を使用した各1行及び各1列の少なくとも

[0017]

制御部3は、本実施の形態1の画素数変換装置の各部1~7等を制御することにより全体を制御すると共に、後述する画素数変換制御部4に対して、入力される水平方向及び垂直方向の画素数と出力先の水平方向及び垂直方向の画素数との比率を示す原変換率Ph/Qh(水平方向)、Pv/Qv(垂直方向)、及び、垂直方向と水平方向のそれぞれについての変換率における分子及び分母の制限値(あるいは制限桁数)Tv(垂直方向)、Th(水平方向)を出力する。

[0018]

画素数変換制御部4は、近似簡略化変換率生成手段11と補間係数生成手段1 2から構成され、垂直画素数の原変換率Pv/Qvの分子Pvと分母Qv、水平 画素数の原変換率Ph/Qhの分子Phと分母Qh、及びPvとQvの制限値を 示すTvと、PhとQhの制限値を示すThが供給され、垂直方向と水平方向の それぞれについて下側/上側近似簡略化変換率と補間係数の生成を行う。また、 画素数変換制御部4は、生成した各近似簡略化変換率情報をアドレス情報生成部 5に出力すると共に、生成した補間係数を補間係数メモリ部7に出力する。

[0019]

画素数変換制御部4内の近似簡略化変換率生成手段11では、原変換率Ph/Qh(水平方向)、Pv/Qv(垂直方向)を、原変換率に近似し且つ原変換率よりも大きい数値である上位側の変換率であって分母及び分子共に小さい整数値により簡略化されて表現される上側近似簡略化変換率と、原変換率に近似し且つ原変換率よりも小さい数値である下位側の変換率であって分母及び分子共に小さい整数値により簡略化されて表現される下側近似簡略化変換率と、水平方向の各1行毎及び垂直方向の各1列毎に両近似簡略化変換率の部分が繰り返される数である各繰り返し数を生成する。

[0020]

また、近似簡略化変換率生成手段11は、上側近似簡略化変換率及び下側近似 簡略化変換率における簡略化された整数値に対して制限値を設け、原変換率Ph /Qh(水平方向)、Pv/Qv(垂直方向)が真分数である場合、原変換率から下側近似簡略化変換率を生成する際には、原変換率を単位分数に分解し、加算 結果の分母が前記制限値以下の範囲となるように分母の小さい単位分数から順に 加算することにより生成する。一方、原変換率Ph/Qh(水平方向)、Pv/ Qv(垂直方向)が仮分数である場合、近似簡略化変換率生成手段11は、原変 換率から下側近似簡略化変換率を生成する際には、原変換率を帯分数に変換し、 その帯分数の分数部については単位分数に分解し、帯分数の整数部に、加算結果 の帯分数分子が制限値以下の範囲となるように分母の小さい単位分数から順に加 算することにより生成する。

[0021]

また、近似簡略化変換率生成手段11は、下側近似簡略化変換率の繰り返し数を生成する際には、原変換率Ph/Qh(水平方向)、Pv/Qv(垂直方向)の分母、下側近似簡略化変換率の分母及び制限値から演算することにより生成し

、原変換率から上側近似簡略化変換率及びその繰り返し数を生成する際には、原変換率Ph/Qh(水平方向)、Pv/Qv(垂直方向)、下側近似簡略化変換率及びその繰り返し数から演算することにより生成する。

[0022]

画素数変換制御部4内の補間係数生成手段12では、上側近似簡略化変換率及び下側近似簡略化変換率に基づき、上側近似簡略化変換率及び下側近似簡略化変換率及び下側近似簡略化変換率に対応する上側及び下側の補間係数Hx、Hy、Gx、Gyを生成する。

[0023]

アドレス情報生成部5は、出力画像の画素データdoutに同期した垂直同期信号Vr、水平同期信号Hr、及び、近似簡略化変換率生成手段11で生成された垂直方向と水平方向のそれぞれについての上側/下側近似簡略化変換率及びそれらの繰り替えし数が供給される。そして、画像信号メモリ部1から画素データを読み出すためのアドレス情報、及び、補間係数メモリ部7から補間係数を読み出すためのアドレス情報が生成される。

[0024]

また、アドレス情報生成部5は、画像信号メモリ部1の原画像信号における水平方向の各1行毎及び垂直方向の各1列毎に両近似簡略化変換率に基づいて画像信号メモリ部1から読み出す画素のアドレス情報を生成すると共に、下側近似簡略化変換率による画素数変換を行うか上側近似簡略化変換率による画素数変換を行うかを選択する選択信号、参照画素と変換画素の位相差を生成する。各1行及び各1列における上側近似簡略化変換率の繰り返し数の累積加算結果と、下側近似簡略化変換率の繰り返し数の累積加算結果と、下側近似簡略化変換率の繰り返し数の累積加算結果と、下側近似簡略化変換率の繰り返し数の累積加算結果とを大小比較することにより、次に続く画素のアドレス情報を生成する。

[0025]

メモリ制御部6は、原画像の画素データdinに同期した垂直同期信号Vwと水平同期信号Hwが供給され、画像信号メモリ部1に原画像信号を書き込み制御を行うと共に、アドレス情報生成部5から受信する画像信号メモリ部1から読み出す画素のアドレス情報に基づいて原画像信号の読み出し制御を行う。

[0026]

補間係数メモリ部7は、補間係数生成手段12にて生成された上側及び下側の 補間係数を一時的に格納し、アドレス情報生成部5からのアドレス情報に基づい て補間係数を読み出し、補間演算部2(2a、2b及び2c)に供給する。

[0027]

図3は、図1、2に示した画素数変換装置の動作を示すフローチャートである

本実施の形態の画素数変換装置に入力される原画像信号 d i n は画像信号メモリ部1に一時的に格納される(S1)。また、入力画素の解像度と出力画素の解像度との比率を示す原変換率と、変換処理中に使用する上側及び下側近似簡略化変換率を原変換率から生成する際の制限値とが、画素数変換制御部 4 内の近似簡略化変換率生成手段 1 1 に入力される(S2)。

[0028]

近似簡略化変換率生成手段11では、原変換率に近似し且つ原変換率よりも大きい数値である上位側の変換率であって分母及び分子共に小さい整数値により簡略化されて表現される上側近似簡略化変換率と、原変換率に近似し且つ原変換率よりも小さい数値である下位側の変換率であって分母及び分子共に小さい整数値により簡略化されて表現される下側近似簡略化変換率を演算する。また、その際の簡略化された整数値に対しては制限値が設けられる。

[0029]

具体的には、まず、原変換率が真分数か否か(仮分数か?)を判断し(S3)、原変換率が真分数である場合(S3:YES)には、近似簡略化変換率生成手段11は、原変換率を単位分数に分解し、加算結果の分母が前記制限値以下の範囲となるように分母の小さい単位分数から順に加算することにより下側近似簡略化変換率を演算して生成する(S4)。また、原変換率が真分数ではなく仮分数である場合(S3:NO)には、近似簡略化変換率生成手段11は、原変換率を帯分数に変換し、該帯分数の分数部については単位分数に分解し、前記帯分数の整数部に、加算結果の帯分数分子が前記制限値以下の範囲となるように分母の小さい単位分数から順に加算することにより、下側近似簡略化変換率を生成する(S5)。

[0030]

近似簡略化変換率生成手段11では、さらに、原変換率の分母数、下側近似簡略化変換率の分母数及び制限値を利用して、水平方向の各1行毎及び垂直方向の各1列毎に下側近似簡略化変換率の部分が繰り返される数である各繰り返し数を演算する。具体的には、例えば、近似簡略化変換率生成手段11は、下側近似簡略化変換率の繰り返し数については、原変換率の分母数、下側近似簡略化変換率の分母数及び制限値から各繰り返し数を演算し(S6)、上側近似簡略化変換率の繰り返し数については、原変換率、下側近似簡略化変換率及びその繰り返し数から演算する(S7)。そして、上記した各演算結果は、アドレス情報生成部5に出力され、また、上側/下側近似簡略化変換率の分母数は補正係数生成手段12に出力される。

[0031]

補間係数生成手段12では、上側近似簡略化変換率及び下側近似簡略化変換率に基づき、上側近似簡略化変換率及び下側近似簡略化変換率に対応する上側及び下側の各補間係数Hy、Hx、Gy、Gxを生成して補間係数メモリ部7に出力し(S8)、補間係数メモリ部7では受信した各補間係数を格納する(S9)。

[0032]

アドレス情報生成部5では、両近似簡略化変換率に基づいて画像信号メモリ部1から読み出す画素のアドレス情報と、下側近似簡略化変換率による画素数変換を行うか上側近似簡略化変換率による画素数変換を行うかを選択する選択信号、参照画素と変換画素の位相差を生成する。具体的には、例えば、アドレス情報生成部5は、上側近似簡略化変換率の繰り返し数の累積加算結果と、下側近似簡略化変換率の繰り返し数の累積加算結果と、下側近似簡略化変換率の繰り返し数の累積加算結果とを大小比較することにより、次に続く画素のアドレス情報を生成する(S10)。

[0033]

メモリ制御部6では、アドレス情報生成部5から受信した画像信号メモリ部1 のアドレス情報に基づいて、画像信号メモリ部1から該当する原画像信号を読み 出す(S11)。

[0034]

補間演算部2では、読み出された原画像信号に対して、選択信号で選択された 補間係数に基づく補間演算を実施して出力する。具体的には、補間演算部2は、 原画像信号を、上側近似簡略化変換率を使用した少なくとも1部分以上の変換と 、下側近似簡略化変換率を使用した少なくとも1部分以上の変換と、を組み合わ せて変換(補間演算)する(S12)。

[0035]

図4は、図1、2中の画素数変換制御部4における入出力信号のさらに詳しく示した一例のブロック図である。

[0036]

同図において、近似簡略化変換率生成手段11は、以下の動作を実施する。

(a)垂直画素数の原変換率を示す要素のPv、Qv及び制限値Tvから下側近似簡略化(以下、第一と記載する)の垂直画素数変換率を示す要素のPvO、QvO、及び、上側近似簡略化(以下、第二と記載する)の垂直画素数変換率を示す要素のPv1、Qv1を演算して生成すると共に、第一の垂直画素数変換率を出力画像フォーマットの縦1列中で繰り返す部分の数を示すAv、及び、第二の垂直画素数変換率を出力画像フォーマットの縦1列中で繰り返す部分の数を示すBvを生成する。

[0037]

(b) 生成された各Pv0、Qv0、Pv1、Qv1、Av及びBvをアドレス情報生成部5に供給すると共に、Pv0及びPv1を補間係数生成手段12に供給する。

[0038]

(c)水平画素数変換率を示す要素Ph、Qh及び制限値Thから下側近似簡略化(以下、第一と記載する)の水平画素数変換率を示す要素PhO、QhO、及び、上側近似簡略化(以下、第二と記載する)の水平画素数変換率を示す要素Ph1、Qh1を演算して生成すると共に、第一の水平画素数変換率を出力画像フォーマットの横1行中で繰り返す部分の数を示すAh、及び、第二の水平画素数変換率を出力画像フォーマットの横1行中で繰り返す部分の数を示すBhを生成する。

[0039]

(d)生成されたPhO、QhO、Ph1、Qh1、Ah及びBhをアドレス情報生成部5に供給すると共に、PhO及びPh1を補間係数生成手段12に供給する。

[0040]

また、補間係数生成手段12は、以下の動作を実施する。

(e)第一の垂直画素数変換率の要素 P v O に応じた補間係数 K v O 及び第二の垂直画素数変換率の要素 P v 1 に応じた補間係数 K v 1 を生成し、生成した補間係数 K v O 及び K v 1 を補間係数メモリ部 7 に供給する。

[0041]

(f)第一の水平画素数変換率の要素PhOに応じた補間係数KhO及び第二の水平画素数変換率の要素PhIに応じた補間係数KhIを生成し、生成した補間係数KhO及びKhIを補間係数メモリ部7に供給する。

[0042]

次に、近似簡略化変換率生成手段11における下側及び上側近似簡略化変換率 の生成についてさらに説明する。

[0043]

第一の垂直画素数変換率PO v/QO vを出力画像フォーマットの縦1列中で繰り返す部分の数を示すAv、第二の垂直画素数変換率P1 v/Q1 vを出力画像フォーマットの縦1列中で繰り返す部分の数を示すBv、第一の水平画素数変換率P0h/Q0hを出力画像フォーマットの横1行中で繰り返す部分の数を示すAh、及び、第二の水平画素数変換率P1h/Q1hを出力画像フォーマットの横1行中で繰り返す部分の数を示すBhは、原画像信号の画像フォーマットにおける縦横の画素数を、出力側表示装置等の画像フォーマットにおける縦横の画素数に一致させるために求められる。

[0044]

そのために、本実施の形態では、垂直画素数の原変換率Pv/Qvから、制限値Tv以下の整数であるP0v、P1v、Q0v及びQ1vを用いて、第一の垂直画素数変換率P0v/Q0vと第二の垂直画素数変換率P1v/Q1vを生成

する。

[0045]

図4に示したPv、Qv、POv、QOv、PIv、QIv、Av及びBvに は以下に示す関係式が成り立つ。

$$Pv/Qv = P0v/Q0v \cdots (1)$$

$$P v/Q v = P 1 v/Q 1 v \cdots (2)$$

$$Pv = Av \times P0v + Bv \times P1v \cdot \cdot \cdot (3)$$

$$Q v = A v \times Q 0 v + B v \times Q 1 v \cdot \cdot \cdot (4)$$

[0046]

また、水平画素数の原変換率Ph/Qhについても、上記した垂直画素数の変換率と同様の手法を用いて、水平画素数の原変換率Ph/Qhから、制限値Th以下の整数であるP0h、P1h、Q0h及びQ1hを用いて、第一の水平画素数変換率P0h/Q0hと第二の水平画素数変換率P1h/Q1hを生成する。

[0047]

図4に示したPh、Qh、P0h、Q0h、P1h、Q1h、Ah及びBhには以下の関係式が成り立つ。

$$Ph/Qh = P0h/Q0h \cdots (5)$$

$$Ph/Qh = P1h/Q1h \cdots (6)$$

$$Ph = Ah \times P0h + Bh \times P1h \cdot \cdot \cdot (7)$$

$$Qh = Ah \times Q0h + Bh \times Q1h \cdot \cdot \cdot (8)$$

[0048]

次に上記した各画素数変換率の生成手法を垂直画素数の変換率の例により説明 する。

[0049]

図5は、垂直画素数変換率の生成動作を示すフローチャートである。

垂直画素数を縮小する場合は、Pv < Qvであることから、垂直画素数の原変 換率Pv/Qvは真分数となる。一方、垂直画素数を拡大する場合は、Pv > Q vであることから、垂直画素数の原変換率Pv/Qvは仮分数となる。そのため 、分割される原変換率は、真分数である場合と仮分数である場合の二通りの場合 [0050]

垂直画素数の原変換率 $P \vee / Q \vee \text{が} P \vee < Q \vee \text{となる}$ (真分数である)場合(S 2 1 : Y E S)には、真分数は、 $1 / 2 \cdot 1 / 3 \cdot 1 / 4$ などの分子が1 である単位分数の和で表されるので、垂直画素数変換率の生成する際には、この分数の性質を用いて、 $P \vee / Q \vee \text{を単位分数に分解する}$ ($S 2 2)。次に、分解された単位分数は、分母の数値が小さいものから順に加算され、第一の垂直画素数変換率である<math>P 0 \vee / Q 0 \vee \text{を生成する}$ 。ただし、その際に、加算する範囲には、加算結果の分母が制限値以下($\leq T \vee$)の範囲となるように制限がかけられる(S 2 3)。

[0051]

次に、第一の垂直画素数変換率 P O v / Q O v を出力画像フォーマットの縦 1 列中での繰り返し数を示す A v を求める(S 2 4)。ここでは、A v として、(3)式、及び、(4)式の B v × Q 1 v が T v を超えないようにする。そのためには、(4)式より Q v - A v × Q O v \le T v が成り立つ最大の整数を選べばよい。

[0052]

このようにしてPO v、QO v及びA v が求まると、(3)式及び(4)式より、B v × P1 v及びB v × Q1 v が求められ、B v × P1 v及びB v × Q1 v の最大公約数をB v とすれば、第二の垂直画素数変換率であるP1 v / Q1 v が求められる(S25)。

[0053]

図5のフローチャートのステップS21~S25について、さらに具体的な実例として、例えば、Pv/Qv=128/225、Tv=128の場合について説明する。

[0054]

垂直画素数の原変換率 P v / Q v を単位分数分解すると(9)式が得られる。 128/225=1/2+1/15+1/450 ・・・(9) [0055]

(9) 式より、第一の垂直画素数変換率 $P \ 0 \ v / Q \ 0 \ v = 1 / 2 + 1 / 1 \ 5 = 17 / 30$ が得られ、 $225 - Av \times 30 < 128$ よりAv = 4が得られる。

[0056]

また、(3) 式と(4) 式に、Pv=128、Qv=225、P0v=17、Q0v=30、及び、Av=4を代入すれば、 $Bv\times P1v=60$ 、及び、 $Bv\times Q1v=105$ となり、60と105の最大公約数は15であるので、Bv=15、P1v=4、及び、Q1v=7が得られる。

[0057]

このようにして、P v/Q v = 128/225の変換率から、第一の垂直画素数変換率P 0 v/Q 0 v = 17/30と、第二の垂直画素数変換率P 1 v/Q 1 v = 4/7を演算により生成することができ、第一の垂直画素数変換率を繰り返す数A v = 4、及び、第二の垂直画素数変換率を繰り返す数B v = 15が得られる。

[0058]

なお、Pv、Qv、Pov、Qov、Plv、Qlv、Av及びBvは、(1) 式、(2) 式、(3) 式及び(4) 式を満足しており、<math>Pov、Qov、Plv V及びQlvは<math>Tv=128より小さい。

[0059]

[0060]

[0061]

このようにしてPOv、QOv及びAvが求まると、(3)式及び(4)式より、 $Bv \times P1v$ 及び $Bv \times Q1v$ が求められ、 $Bv \times P1v$ 及び $Bv \times Q1v$ の最大公約数をBvとすれば、第二の垂直画素数変換率であるP1v/Q1vが求められる(S35)。

[0062]

[0063]

垂直画素数の原変換率 P v / Q v を帯分数に変換し、単位分数分解すると(10)式が得られる。

 $463/175 = 2 + (1/2 + 1/7 + 1/350) \cdot \cdot \cdot (10)$

[0064]

(10) 式より、第一の垂直画素数変換率であるP0 v / Q0 v = 2 + (1 / 2 + 1 / 7) = 37 / 14 が得られ、463 - Av × 37 \leq 128 よりAv = 10 が得られる。

[0065]

また、(3) 式と(4) 式にPv=463、Qv=175、P0v=37、Q0v=14、及び、Av=10を代入すれば、Bv×P1v=93、及び、Bv×Q1v=35となり、93と35の最大公約数は1であるので、Bv=1、P1v=93、及び、Q1v=35が得られる。

[0066]

このようにして、Pv/Qv=463/175の変換率から、第一の垂直画素

数変換率 $P \circ v / Q \circ v = 37 / 14$ と、第二の垂直画素数変換率 $P \circ v / Q \circ v = 93 / 35$ を演算により生成することができ、第一の垂直画素数変換率を繰り返す数 $A \circ v = 10$ 、及び、第二の垂直画素数変換率を繰り返す数 $B \circ v = 1$ が得られる。

[0067]

なお、この場合もPv、Qv、P0v、Q0v、P1v、Q1v、Av及びBvは、(1)式、(2)式、(3)式及び(4)式を満足しており、P0v、Q0v、P1v及びQ1vはTv=128より小さい。

[0068]

また、水平画素数変換率についても、垂直画素数変換率の分割と同じ手法により、水平画素数の原変換率Ph/Qhから、(5)式、(6)式、(7)式、及び(8)式を満足するように、第一の水平画素数変換率P0h/Q0h、第二の水平画素数変換率P1h/Q1h、及び、原変換率の出力画像フォーマットにおける横1行の水平画素数中で、第一の水平画素数変換率による水平画素数部分を繰り返す数Ah、及び、第二の水平画素数変換率による水平画素数部分を繰り返す数Bhを得ることができる。

[0069]

また、第一の垂直画素数変換率及び第二の垂直画素数変換率に用いられる各要素は、常にTv以下の整数であり、上記した各式を満足するように生成される数値であるので、任意の原変換率に対応して第一の垂直画素数変換率及び第二の垂直画素数変換率を設定することができ、第一の水平画素数変換率及び第二の水平画素数変換率に用いられる各要素は、常にTh以下の整数であり、上記した各式を満足するように生成される数値であるので、任意の原変換率に対応して第一の水平画素数変換率及び第二の水平画素数変換率を設定することができる。

[0070]

このようにして、本実施の形態の画素数変換装置では、原変換率の出力画像フォーマットにおける縦1列の垂直画素数については、第一の垂直画素数変換率による垂直画素数部分(その繰り返し数Av)、及び、第二の垂直画素数変換率による垂直画素数部分(その繰り返し数Bv)に分割できるようになり、また、原

変換率の出力画像フォーマットにおける横1行の水平画素数についても、第一の水平画素数変換率による水平画素数部分(その繰り返し数Ah)、及び、第二の水平画素数変換率による水平画素数部分(その繰り返し数Bh)に分割できるようになる。

[0071]

本実施の形態の画素数変換装置は、垂直/水平の各々をさらに上側/下側に分割して上記のようにして得られた各変換率に対応させ、各補間係数を生成し、さらに、画像信号メモリ部1に格納された原画素から各変換に用いる位置(アドレス)の原画素(参照画素)を読み出し、補間係数メモリ部7から各変換に用いる補間係数の読み出して変換処理を行うものであり、以下に、原画素の位置から変換画素の位置を求める処理について説明する。

[0072]

図6は、原画像の水平方向の2画素を参照画素とした場合の変換画素の位置を求める処理の各要素を示す図であり、水平方向の原変換率Ph/Qhが、5/4倍に拡大補間する場合に、変換後の各画素の位置が、原画像において隣接する位置の各画素間のどのあたりに位置するかを示している。

[0073]

同図において、丸印は原画像の画素であり、三角印は変換画素であり、画素の並び順に整数の番号が割り付けられており、変換画素は原画像の画素のPh倍にアップサンプリングされた位相の何れかの位置に配置され、隣接する変換画素の間隔はQhであることが示されている。また、同図には変換画素ごとに変換率の逆数Qh/Phの累積加算と、その商及び剰余を示している。商は第一の参照画素の位置を示し、剰余は第一の参照画素と変換画素との位相差を示している。

[0074]

図6に示した画素数変換処理では、水平方向の2画素を参照画素(第一、第二の参照画素)とし、第一の参照画素と補間係数、及び、第二の参照画素と補間係数のそれぞれの乗算結果の加算から変換画素を求めることができる。

[0075]

例えば、並び順2の変換画素である累積加算の結果が8/5の場合、商が1で

あるので、第一の参照画素には並び順1の原画素が選択され、第二の参照画素には並び順2の原画素が選択される。また、剰余が3であるので、第一の参照画素に対応する補間係数には位相差3に応じた補間係数が選択され、第二の参照画素に対応する補間係数には上述の剰余とPhとの差分の3-5=-2より、位相差-2に応じた補間係数が選択される。

[0076]

図7は、図6の変換率が5/4の場合の線形一次補間係数による補間特性(補間係数)の一例を示す図である。

同図の横軸は、参照画素と変換画素の位相差を示しており、図6に示した並び順2の変換画素の第一の参照画素に対応する補間係数は0.4であり、第二の参照画素に対応する補間係数は0.6である。

[0077]

このように、原画像の2画素を参照画素とする場合の実際の補間係数の長さは2×Phであるが、第二の参照画素に対応する補間係数は、第一の参照画素に対応する補間係数はPh通りの組合せとな応する補間係数より一義的に決まることから、補間係数はPh通りの組合せとなる。

[0078]

このようにして、各変換画素ごとに、変換比率の逆数の累積加算の商と剰余から、原画素からの参照画素の読み出しと、補間係数の読み出しが行われ、参照画素と補間係数の積和演算により変換画素を求めることができる。

[0079]

図4に示した補間係数生成手段12では、図6、図7の例に従い、上述したPv0、Pv1、Ph0及びPh1に応じて補間係数を生成し、参照画素と変換画素の位相差に対応した係数を組合せて、補間係数メモリ部7に一次記憶させる。

[0080]

なお、図7に示した線形一次の補間係数の生成方法は本実施の形態に適用可能 な生成方法の一例であり、それ以外にも、例えば、特開2000-132136 号公報等に記載された各種の生成方法が知られており、そのような他の補間係数 の生成方法も本実施の形態では適用することができる。

[0081]

図1、2のアドレス情報生成部5では、Pv0、Qv0、Pv1、Qv1、Av、Bv、Ph0、Qh0、Ph1、Qh1、Ah及びBhに従って、垂直方向、水平方向それぞれについて、変換画素ごとに図6に示した上述の変換率の逆数の累積加算の商と剰余を求め、原画像の画素データから補間演算に使用する参照画素を特定する水平方向及び垂直方向のアドレス情報(x,y)と、参照画素d(x,y)と変換画素との水平方向の位相差Rh及び垂直方向の位相差Rvが生成される。アドレス情報(x,y)はメモリ制御部6に供給され、参照画素d(x,y)と変換画素との水平方向の位相差Rh及び垂直方向の位相差Rvは、それぞれ補間係数メモリ部7に供給される。

[0082]

次に、アドレス情報生成部5で用いる各変換率について説明する。

例えば、原変換率によって従来の画素数の変換を行う場合と、本実施の形態のように下側近似簡略化変換率により画素数の変換を連続してその繰り返し数分行った後に、上側近似簡略化変換率により画素数の変換を連続してその繰り返し数分行う場合とを比較した場合、原画像フォーマットの縦横(垂直/水平)の原画素数を出力フォーマットの縦横の各行各列毎の画素数に変換するという点では同一であるが、その変換方法が従来のように1行分や1列分を均等間隔に処理するわけではなく、1行分や1列分をさらに原変換率の上下2種類の近似変換率の部分に細分化し、その細分化した部分の繰り返し数により1行分や1列分のトータル画素数を調節している。

[0083]

例えば、上述の原変換率が128/225の場合は、従来の方法では原画像フォーマットの225画素を、出力フォーマットの128画素になるように、各画素位置間隔を均等に変換することになる。一方、本実施の形態では、下側近似簡略化変換率17/30を4回繰り返すことで、30×4=120画素を17×4=68画素に変換し、上側近似簡略化変換率4/7を15回繰り返すことで、7×15=105画素を4×15=60画素に変換することで、下側近似簡略化変換率による画素数の変換と上側近似簡略化変換率による画素数の変換により12

0+105=225 画素を68+60=128 画素に変換している。従って、本 実施の形態における各行、各列のトータル画素数は、原変換率による従来の画素 数の変換と同じ画素数となるので、従来と同様に全く問題なく正確に変換するこ とができることがわかる。

[0084]

ところで、上側近似簡略化変換率と下側近似簡略化変換率は原変換率に近似するとはいえ、上側あるいは下側に微妙に率が異なるため、例えば、上述したように、下側近似簡略化変換率による画素数の変換を連続させた後に、上側近似簡略化変換率による画素数の変換を連続させるように組合せた場合には、変換画像において各変換率により変換を連続させた部位間で画像の変換率が異なってしまい、変換された画像の均一性が失われる場合が発生する。そのために、本実施の形態では、下側近似簡略化変換率による画素数の変換と、上側近似簡略化変換率による画素数の変換を細分化して組合せている。

[0085]

図8は、本実施の形態における水平方向の下側近似簡略化変換率による画素数変換と上側近似簡略化変換率による細分化された画素数変換を均一化する処理を示すフローチャート図である。なお、図8では一例として水平方向の細分化処理について示したが、垂直方向の細分化処理についても同様の手法にて実施が可能である。

[0086]

同図において、mは、水平方向の下側近似簡略化変換率の繰り返し数の加算結果を保持するレジスタであり、nは、上側近似簡略化変換率の繰り返し数の加算結果を保持するレジスタであり、i は下側近似簡略化変換率もしくは上側近似簡略化変換率による画素数変換の総数を計測するカウンターである。

[0087]

まず、初期値として、mレジスタには下側近似簡略化変換率の繰り返し数を示すAhが代入され、nレジスタには上側近似簡略化変換率の繰り返し数を示すBhが代入され、iカウンターにはAh+Bhが代入される(S41)。

[0088]

次に、mレジスタとnレジスタの大小比較がm>nであるか否かにより判断される(S42)。m>nである場合(S42:YES)には、下側近似簡略化変換率P0/Q0が選択される(S43)が、m>nでない場合(S42:N0)には、さらに、mレジスタとnレジスタが等しいか否かが判断される(S45)

[0089]

 $m \nu \Im \lambda A \nu \nabla A \nu \nabla$

[0090]

Ah & Bh の 大小比較が Ah < Bh である場合(S46: YES)には、下側近似簡略化変換率 <math>PO/QO が選択される(S43)が、Ah & Bh の 大小比較が Ah < Bh でない場合(S46: NO)には、上側近似簡略化変換率 <math>P1/Q1 が選択される(S47)。

[0091]

従って、ステップS42、S45、S46の大小比較により、mレジスタが n レジスタより大きい場合(S42:YES)、もしくは、mレジスタと n レジスタが等しく(S45:YES)且つAhがBhより小さい場合(S46:YES)は、下側近似簡略化変換率である P O h / Q O h による画素数変換が選択され(S43)、さらに、 n レジスタにBhが加算される(S44)。

[0092]

また、mレジスタがnレジスタより小さい場合(S42:NO)、もしくは、mレジスタとnレジスタが等しく(S45:YES)且つAhがBhより小さくない場合(S46:NO)は、上側近似簡略化変換率であるP1h/Q1hによる画素数変換が選択され(S47)、さらに、mレジスタにAhが加算される(S48)。

[0093]

そしてiカウンターの値を-1し(S49)、iカウンターの値が0になった

か否かを判断し(S50)、iカウンターの値が0にならない場合(S50:NO)には、ステップS42に戻り、iカウンターの値が0になった場合(S50:YES)には、処理を終了する。すなわち、ステップS42~S50の処理は、iカウンターの値が0になるまで、(Ah+Bh)回繰り返される。

[0094]

図9は、原変換率が128/225の場合の図8に示したiカウンター、mレジスタ及びnレジスタの遷移と選択される変換率を示した図表である。

図 9 では、i カウンターの値は 1 9 から 1 ずつ漸減し、m レジスタの値は 4 から 4 ずつ漸増し、n レジスタの値は i カウンターの値が 1 9 から 1 6 までは 1 5 であり、i カウンターの値が 1 5 から 1 1 までは 3 0 であり、i カウンターの値が 1 0 から 6 までは 4 5 であり、i カウンターの値が 5 から 2 までは 6 0 であり、i カウンターの値が 1 では 7 5 である。

[0095]

以上から選択される変換率としては、iカウンターの値が19から16までと、iカウンターの値が14から11までと、iカウンターの値が9から6までと、iカウンターの値が4から2までの15回で、上側近似簡略化変換率であるP1h/Q1h(=4/7)による画素数変換が選択されて繰り返される。残りのiカウンターの値が15、10、5、1の場合の4回には、下側近似簡略化変換率P0h/Q0h(=17/30)が選択されて繰り返される。以上ように処理を分散させて繰り返すことにより、下側近似簡略化変換率及び上側近似簡略化変換率による画素数変換の細分化された組合せが均一化され、変換率の均一性を保つことができる。

[0096]

このようにして、アドレス情報生成部5では、垂直方向と水平方向のそれぞれについて、下側近似簡略化変換率の繰り返し数の加算結果と、上側近似簡略化変換率の繰り返し数の加算結果の大小比較により、下側近似簡略化変換率による画素数変換を行うか上側近似簡略化変換率による画素数変換を行うかを選択する選択信号KVsel、KHsel、選択された変換率を元に参照画素を特定するアドレス情報(x,y)と、参照画素d(x,y)と変換画素の位相差を生成し、

補間係数メモリ部7に対して供給する。

[0097]

なお、上述したように、本実施の形態の画素数変換制御部4内の近似簡略化変 換率生成手段11は、制限値Tv及びTh以下の整数で表される下側近似簡略化 変換率と上側近似簡略化変換率を用いているため、アドレス情報生成部5は、制 限のない場合と比べて、上述した参照画素のアドレス情報及び参照画素と変換画 素の位相差を求める処理を、比較的小規模な回路で実現することができる。

[0098]

メモリ制御部6では、原画像の画素データdinに同期した水平同期信号Hw及び垂直同期信号Vwに従って画素データdinの書き込み制御を行うと共に、アドレス情報 (x, y) をもとに、参照画素として原画像の画素データd (x, y) なd (x+1, y) なd (x, y+1) 及びd (x+1, y+1) が画像信号メモリ部1から読み出され、d (x, y) 及びd (x, y+1) が補間演算部2に、d (x+1, y) 及びd (x+1, y+1) が補間演算部3に供給される

[0099]

図10は、補間係数メモリ部7の内部構成の一例を示すブロック図である。

同図において、補間係数メモリ71、72、73及び74は、補間係数生成手段12で生成された補間係数を一時的に格納するメモリ手段である。選択手段75は、補間係数メモリ71及び72から読み出された補間係数を入力して何れか一方を選択する。選択手段76は、補間係数メモリ73及び74から読み出された補間係数を入力して何れか一方を選択する。選択手段75及び76で選択された補間係数は、分割手段77及び78にそれぞれ供給される。

[0100]

補間係数メモリ71は、垂直画素数変換の下側近似簡略化変換率に対応した補間係数Kv0を記憶し、補間係数メモリ72は、垂直画素数変換の上側近似簡略化変換率に対応した補間係数Kv1を記憶し、補間係数メモリ73は、水平画素数変換の下側近似簡略化変換率に対応した補間係数Kh0を記憶し、補間係数メモリ74は、水平画素数変換の上側近似簡略化変換率に対応した補間係数Kh1

を記憶する。

[0101]

各補間係数メモリ71~74は、図6に示した第一の参照画素と変換画素との位相差(図7参照)ごとに、第一の参照画素に対応する補間係数と、第二の参照画素に対応する補間係数とを組み合せて記憶する。

[0102]

補間係数メモリ71及び72に記憶された垂直画素数変換の補間係数は、アドレス情報生成部5にて変換画素ごとに生成される参照画素と変換画素との垂直方向の位相差Rvに従って読み出される。同様にして、補間係数メモリ73及び74に記憶された水平画素数変換の補間係数は、アドレス情報生成部5にて変換画素ごとに生成される参照画素と変換画素との水平方向の位相差Rhに従って読み出される。

[0103]

選択手段75は、下側近似簡略化変換率に対応する補間係数か、上側近似簡略 化変換率に対応する補間係数かを、アドレス情報生成部5にて生成される選択信 号KVselに従って選択する。選択手段76では、下側近似簡略化変換率に対 応する補間係数か、上側近似簡略化変換率に対応する補間係数かを、アドレス情 報生成部5にて生成される選択信号KHselに従って選択する。

[0104]

分割手段77は、選択された補間係数を、第一の参照画素に対応する補間係数 Hyと、第二の参照画素に対応する補間係数Gyに分割し、補間演算部2に供給 する。分割手段78は、選択された補間係数を、第一の参照画素に対応する補間 係数Hxと、第二の参照画素に対応する補間係数Gxに分割し、補間演算部2に 供給する。

[0105]

このようにして補間係数メモリ部7では、補間係数を一時記憶して参照画素と 変換画素の位相差により読み出すことができる。

[0106]

また、本実施の形態の補間係数メモリ部7は、例えば、原変換率の分子が制限

値を超えている場合であっても、制限値を超えない下側及び上側の近似簡略化変 換率を組み合せて用いるため、補間係数のメモリ容量を増加させる必要が無く、 メモリ容量の増加を抑制することができる。

[0107]

また、本実施の形態では、下側近似簡略化変換率による画素数変換と上側近似 簡略化変換率による画素数変換との切り替えを、補間係数メモリ部7から読み出 す補間係数を換える事により実現しているため、画像信号メモリ部1における画 素データの転送量の増加を抑制することができる。

[0.108]

図11は、垂直方向補間演算部2aの内部構成の一例を示すブロック図である。なお、垂直方向補間演算部2b、水平方向補間演算部2cの内部構成については、垂直方向補間演算部2aと同様である説明を省略する。

[0109]

画像信号メモリ部 1 から読み出された参照画素データ d (x, y) は、端子 2 2 に入力されて乗算手段 1 9 に供給され、同様に読み出された参照画素データ d (x,y+1) は、端子 2 4 に入力されて乗算手段 2 0 に供給される。

[0110]

補間係数メモリ部7から読み出された垂直方向の補間係数Hyは、端子23に入力されて乗算手段19に供給され、同様に読み出された垂直方向の補間係数Gyは、端子25に入力されて乗算手段20に供給される。

[0111]

乗算手段19では、参照画素データ d(x, y)と補間係数H y とから乗算結果H $y \times d$ (x, y)が生成され、乗算手段20においては、参照画素データ d(x, y+1)と補間係数G y とから乗算結果G $y \times d$ (x, y+1)が生成され、各乗算結果は加算手段21に供給される。

[0112]

加算手段21では、乗算結果 $Hy \times d$ (x, y) と乗算結果 $Gy \times d$ (x, y) +1) とから、加算結果 $Hy \times d$ (x, y) + $Gy \times d$ (x, y+1) が生成される。この加算結果は、参照画素 d (x, y) 及び d (x, y+1) の垂直方向

の補間演算結果D(x)として端子26から出力されて水平方向補間演算部2c に供給される。

[0113]

次に、図11を参照して垂直方向補間演算部2bの動作を説明する。

垂直方向補間演算部2bでは、上述した垂直方向補間演算部2aと同様にして、画像信号メモリ部1から読み出された参照画素データd(x+1,y)及びd(x+1,y+1)と、補間係数メモリ部7から読み出された垂直方向の補間係数Hy及びGyから、積和演算結果Hy×d(x+1,y)+Gy×d(x+1,y+1)が生成され、参照画素d(x+1,y)及びd(x+1,y+1)の垂直方向の補間演算結果D(x+1)として端子26から出力されて水平方向補間演算部2cに供給される。

[0114]

次に、図11を参照して水平方向補間演算部2cの動作を説明する。

垂直方向の補間演算結果D(x)及びD(x+1)が、端子22及び24からそれぞれ入力され、乗算手段19及び20にそれぞれ供給される。補間係数メモリ部7から読み出された水平方向の補間係数Hx及びGxは、端子23及び25からそれぞれ入力され、乗算手段19及び20にそれぞれ供給される。

[0115]

乗算手段19では、垂直方向の補間演算結果D(x)と補間係数Hxとから、 乗算結果Hx×D(x)が生成され、乗算手段20では、垂直方向の補間演算結 果D(x+1)と補間係数Gxとから、乗算結果Gx×D(x+1)が生成され る。

[0116]

加算手段 21 では、乗算結果 $H \times \times D$ (x) と乗算結果 $G \times \times D$ (x+1) とから、加算結果 $H \times \times D$ (x) $+ G \times \times D$ (x+1) が生成され、端子 26 から出力される。この加算結果は、垂直方向の補間演算結果 D (x) 及び D (x+1) の水平方向の補間演算結果であり、つまりは参照 画素 d (x, y+1), d (x+1, y), d (x, y+1) 及び d (x+1, y+1) の補間演算結果となる。

[0117]

従って、補間演算部2では、原変換率に従って変換した画素を生成することができることになる。

[0118]

このように、本実施の形態では、縦/横(垂直/水平)の原画像信号をそのまま原変換率で一括変換するのではなく、垂直/水平の原画像信号を細分化して制限値以下の下側/上側近似簡略化変換率の部分を組み合わせて各部分を繰り返すことにより変換するので、画素数変換率P/Qの分子Pあるいは分母Qの値が大きな値をとり得る場合でも、任意の画素数変換率を小さな補間係数メモリで実現でき、回路規模の増大を抑制することができ、さらに、処理中の画素データの転送量を抑制することができる。従って、ハードウェアの規模、動作周波数といったハードウェア上の制約を受けることなく、任意の画素数変換を実現することができる。

[0119]

実施の形態2.

上記した実施の形態1では、生成した補間係数を一旦、補間係数メモリ部7に記憶し、補間演算の必要に応じて補間係数を補間係数メモリ部7から読み出す方式としたが、線形補間係数などの比較的簡単な演算により補間係数を生成させる場合にはアドレス情報生成部5からの位置情報(選択信号)から補間係数を生成させることができるので、補間係数メモリ部7を使用せずに補間演算を実施することが可能である。そこで実施の形態2では、実施の形態1の補間係数メモリ部7を省略した場合について説明する。

[0120]

図12は、本発明の実施の形態2である画素数変換装置の構成を示すブロック 図であり、図13は、図12の入出力信号及び補間演算部を更に詳しく示したブロック図である。

[0121]

図12および13において、実施の形態1と異なる部分は、画素数変換制御部4aの内部に補間係数生成手段12が無くなり、画素数変換制御部4aの外部に

設けられた補間係数生成手段12aでは、アドレス情報生成部5aからの位置情報(選択信号)等により上側/下側の補間係数を生成する点である。その他の構成および動作については、実施の形態1と同様であるので、説明を省略する。

[0122]

画素数変換制御部4 a は、近似簡略化変換率生成手段11を備え、垂直画素数の変換率P v / Q v の分子P v と分母Q v、水平画素数の変換率P h / Q h の分子P h と分母Q h、及びP v と Q v の制限値を示すT v と、P h と Q h の制限値を示すT h が供給され、垂直方向と水平方向のそれぞれについて下側/上側近似簡略化変換率およびそれらの繰り返し数を生成し、生成された各変換率および各繰り返し数をアドレス情報生成部5 a に出力する。

[0123]

アドレス情報生成部5 a は、出力画像の画素データd o u t に同期した垂直同期信号 V r、水平同期信号 H r、近似簡略化変換率生成手段11で生成された垂直方向の下側/上側近似簡略化変換率と水平方向の下側/上側近似簡略化変換率、および、その各繰り返し数が供給されて、画像信号メモリ部1から画素データを読み出すためのアドレス情報、及び、補間係数生成手段12にて補間係数を生成するための選択信号、位相差を生成する。

[0124]

補間係数生成手段12 a は、アドレス情報生成部5 a からの選択信号、上側/下側近似簡略化変換率の分子及び位相差に基づいて補間係数を生成し、生成した補間係数を補間演算部2(2 a、2 b 及び2 c)に供給する。

[0125]

次に本実施の形態の動作について説明する。なお、実施の形態1と同様な動作 については重複する説明を省略する。

[0126]

補間係数生成手段12 aには、アドレス情報生成部5から、垂直方向と水平方向の双方について、上側近似簡略化変換率の分子Pv0、Ph0、下側近似簡略化変換率の分子Pv1、Ph1、及び、上側近似簡略化変換率と下側近似簡略化変換率の選択信号KVse1、KHse1が供給されると共に、変換画素ごとに

参照画素と変換画素の位相差Rv、Rhが供給される。

[0127]

補間係数生成手段12 a は、変換画素ごとに選択信号KVsel、KHselにより垂直方向、水平方向それぞれについて、上側近似簡略化変換率か下側近似簡略化変換率の選択を行い、選択された変換率の分子と参照画素と変換画素の位相差から補間係数を生成する。

[0128]

例えば、垂直方向について選択された変換率の分子が5であり、参照画素と変換画素の位相差が3である線形補間係数は、図7に示すように、0.4なる補間係数が1つめの参照画素に対応する補間係数Hyとして生成され、0.6なる補間係数が2つめの参照画素に対応する補間係数Gyとして生成され、補間演算部2に供給される。また、水平方向についても同様にして1つめの参照画素に対応する補間係数Hxと2つめの参照画素に対応する補間係数Gxが生成され、補間演算部2に供給される。

[0129]

このように本実施の形態では、実施の形態1における補間係数メモリ部7を省略することにより、実施の形態1よりもさらにメモリ容量および制御部の回路規模を小さくした構成で実施の形態1と同様な変換を実施できるので、実施の形態1よりもさらにハードウェアの規模、動作周波数といったハードウェア上の制約を受けることなく、任意の画素数変換を実現することができる。

[0130]

なお、上記した各実施の形態では、参照画素数が水平方向、垂直方向共に2画素の場合について説明したが、本発明はこれに限られるものではなく、例えば、水平方向、垂直方向の何れか、もしくは両方の参照画素数を、n画素(nは3以上の自然数)としても良い。

[0131]

【発明の効果】

本発明は、以上説明したように構成されているので、以下に示すような効果を 奏する。 [0132]

本発明は、縦/横(垂直/水平)の原画像信号を、細分化して制限値以下の下側/上側近似簡略化変換率の部分を組み合わせて各部分を繰り返すことにより変換するので、画素数変換率P/Qの分子Pあるいは分母Qの値が大きな値をとり得る場合でも、任意の画素数変換率を小さな補間係数メモリで実現でき、回路規模の増大を抑制することができ、さらに、処理中の画素データの転送量を抑制することができる。従って、ハードウェアの規模、動作周波数といったハードウェア上の制約を受けることなく、任意の画素数変換を実現することができる。


【図面の簡単な説明】

- 【図1】 本発明の実施の形態1である画素数変換装置の構成を示すブロック図である。
- 【図2】 図1の入出力信号及び補間演算部を更に詳しく示したブロック図である。
- 【図3】 図1、2に示した画素数変換装置の動作を示すフローチャートである。
- 【図4】 図1、2中の画素数変換制御部における入出力信号のさらに詳しく示した一例のブロック図である。
 - 【図5】 垂直画素数変換率の生成動作を示すフローチャートである。
- 【図6】 原画像の水平方向の2画素を参照画素とした場合の変換画素の位置を求める処理の各要素を示す図である。
- 【図7】 図6の変換率が5/4の場合の線形一次補間係数による補間特性 (補間係数)の一例を示す図である。
- 【図8】 実施の形態1における水平方向の下側近似簡略化変換率による画素数変換と上側近似簡略化変換率による細分化された画素数変換を均一化する処理を示すフローチャート図である。
- 【図9】 原変換率が128/225の場合の図8に示したiカウンター、mレジスタ及びnレジスタの遷移と選択される変換率を示した図表である。
 - 【図10】 補間係数メモリ部の内部構成の一例を示すブロック図である。
 - 【図11】 垂直方向補間演算部の内部構成の一例を示すブロック図である


- 【図12】 本発明の実施の形態2である画素数変換装置の構成を示すブロック図である。
- 【図13】 図12の入出力信号及び補間演算部を更に詳しく示したブロック図である。

【符号の説明】

1 画像信号メモリ部、 2 補間演算部、 2 a、2 b 垂直方向補間演算部、 2 c 水平方向補間演算部、 3 制御部、 4、4 a 画素数変換制御部、 5、5 a アドレス情報生成部、 6 メモリ制御部、 7 補間係数メモリ部、 11 近似簡略化変換率生成手段、 12、12 a 補間係数生成手段、 19、20 乗算手段、 21 加算手段、 22~26 端子、 71~74 補間係数メモリ、 75、75 選択手段、 77、78 分割手段。




【図2】




【図3】


START




【図4】




【図5】










[図8]




【図9】

P0h/Q0h = 17/30	P1h/Q1h = 4/7	Ah = 4	Bh = 15


選択される 変換率	4/7	4/7	4/7	4/7	17/30	7/4	4/7	4/7	4/7	17/30	4/7	4/7	4/7	4/7	17/30	4/7	4/7	4/1	17/30
2	15	15	15	15	30	30	30	30	30	4 6	4 5	4 5	4 5	4.5	09	09	09	09	75
٤	4	æ	12	16	16	20	2 4	28	32	3 2	36	40	4 4	4 8	8 4	52	99	0 9	0 9
	1 9	18	17	16	ا	14	ا ع	12	11	10	O	Φ	^	9	ro.	4	ю	0	-


【図10】

0



【図11】






 \mathcal{O}

【図13】

7



【書類名】

要約書

【要約】

【課題】 画素数変換率P/Qの分子Pあるいは分母Qの値が大きな値でも、小さな補間係数メモリで、処理中の画素データの転送量を抑制して画素数変換する 画素数変換装置を得る。

【解決手段】 原変換率を、原変換率に近似し且つ原変換率の上位側の変換率の上側近似簡略化変換率と、原変換率に近似し且つ原変換率の下位側の変換率の下側近似簡略化変換率と、両近似簡略化変換率の部分の各繰り返し数を生成する近似簡略化変換率生成手段11と、上側近似簡略化変換率及び下側近似簡略化変換率に基づき上側及び下側の補間係数を生成する補間係数生成手段12と、両近似簡略化変換率に基づいて画像信号メモリ部から読み出す参照画素のアドレス情報と、下側近似簡略化変換率か上側近似簡略化変換率かを選択する選択信号、参照画素と変換画素の位相差を生成するアドレス情報生成部5を備える。

【選択図】

図 1

出願人履歷情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社